FPGA iCE40

Job ID: 36001562

Budget: €8 – €30 EUR

Optimalizace fázového závěsu, převod jednoduché sekvenční a kombinační logiky do VHDL....

Related categories: Verilog / VHDL Microcontroller Electrical Engineering FPGA